Verilog讨论组精彩内容摘录(三)

　　问题一：
　　在下才疏学浅，一直在用Lattice的ispLSI，搞了一些小应用，看到各位都在谈论XILINX和ALTERA，本人没有机会尝试，究竟哪一种比较好，请高人不吝赐教。

回答一：
　　Lattice 的ispLSI我毕业设计时用过一枚，感觉其在系统编程是十分方便的，但熔丝图的生成好象要ispexper这一专门软件，他支持原理图输入和VHDL输入等，十分方便且０具有逻辑与时序仿真，其烧录速度（根据熔丝图大小）相当快，一般几秒钟就行了。

回答二：
　　1、首先可编程器件从结构上分为CPLD和FPGA二类，从制造工艺上有CMOS、FLASH、SRAM、反熔丝等几种。
　　2、CPLD一般来讲容量较低（注意CPLD和FPGA的门数的定义不一样，实际上对门没有统一的定义，不能认为CPLD的10000门的规模就比5000门的规模大，我们比较能接受的是在ASIC中定义一个与非门为一个门）。CPLD的速度一般都较快，时延比较确定（注意：实际设计的时延和速度都要通过时序仿真才能确定，一般来讲器件资料中所提到的最高速度在实际设计中是不可能达到的，因为所谓的最高速度是指的一级设计，并且会BYPASS一些路径。）这和它的结构有关，如：LATTICE有GRP概念，XILINX的9500则提出快速交换矩阵的思想，目的都是为了达到较快的速度。通过对CPLD的结构分析就会发现CPLD的逻辑功能比FFs要多。CPLD一般采用CMOS和FLASH工艺，CMOS的功耗大，但下载的速度快，FLASH的功耗很小，但加载的时间较长，当然还和实际设计的一些情况有关，如：频率、利用率等。
　　3、FPGA是相对CPLD而言的，它的规模可以相当大。从结构上讲也是大同小异的，一般是由最基本的CELL组成，CELL内部是LUT和FFs，比较综合考虑了的逻辑和FF的比例关系，当然仔细看的话，每家的结构还是有一些特点的。FPGA的内部布线资源是很丰富的，要设计好FPGA必须充分了解所有的资源情况，并合理地利用。FPGA的一个很大特点是时延不确定，不同的编译有不同的结果，这一定要牢记！如果设计不好会遇到有些板子可以工作，而有的板子就是不行，尽管用的同一个FPGA数据。
　　4、CPLD和FPGA不存在哪个好，要根据你的实际情况而选择。
　　草草写一下，以后最谈。
问题二：
　　你好!我想请教几个问题:
　　1、什么是FFs
　　2、在FPGA时延不确定的情况下,怎样的设计才能保证该设计是比较好的设计,而不会出现尽管用的同一个FPGA数据有些板子可以工作，而有的板子就是不行这种情况呢?
　　谢谢!

回答一：
　　1、FFs:触发器。
　　2、优化设计；尽量采用同步设计；高速、多驱动通道用全局缓充驱动，合理利用长线资源等。

回答二：
　　FF 是指 Flip Flop，也就是触发器的最基本单元。
　　FPGA设计的时候需要特别注意最后实现时的最大延时，如果各条线路的最大延时能够满足条件，一般就不会出现什么太大的问题。另外，有些公司已经推出了固定延时的FPGA，只是xilinx公司还没有。

回答三：
　　 The all effect factor, it is important that man-resource and design solution. To FPGA, CPLDs, Lattice , Altera, Xilinx are all very good, To marketing share, the Xilinx is most high.

　　 We can design very good function , even discret logic. Do you think so? Lattice, Altera ,Xilins , it only is tools. Man is No.1 for ever, so that you did not MUST study Altera, Xilinx.

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。