新闻  |   论坛  |   博客  |   在线研讨会
VHDL程式中,脚位需要全都定义上去或只需部分即可?
zhchxgh | 2009-07-14 22:08:46    阅读:945   发布文章

VHDL程式中,脚位需要全都定义上去或只需部分即可?
答:脚位只需放上你所使用到的即可,不需全部都附上。

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客